特許協力条約

РСТ

特許性に関する国際予備報告(特許協力条約第二章)

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

出願人又は代理人 の書類記号 JP920030199	今後の手続きについては、様式PCT/IPEA/416を参照すること。						
国際出願番号 PCT/JP2004/015589	国際出願日 (日. 月. 年) 21.10.2004	優先日 (日.月.年) 24.10.2003					
国際特許分類(I P C) Int.Cl. <i>G11C11/406 (2006. 01)</i>							
出願人(氏名又は名称) インターナショナル・ビジネス・マシーンズ・コーポレーション							

インターナショナル・ビジネス・マシーンズ・コーボレーション 							
1. この報告書は、PCT35条に基づきこの国際予備審査機関で作成された国際予備審査報告である。 法施行規則第57条(PCT36条)の規定に従い送付する。							
2. この国際予備審査報告は、この表紙を含めて全部で 3 ページからなる。							
3. この報告には次の附属物件も添付されている。 a. ※ 附属書類は全部で4 ページである。							
補正されて、この報告の基礎とされた及び/又はこの国際予備審査機関が認めた訂正を含む明細書、請求の範囲及び/又は図面の用紙(PCT規則70.16及び実施細則第607号参照)							
第 I 欄 4. 及び補充欄に示したように、出願時における国際出願の開示の範囲を超えた補正を含むものとこの 国際予備審査機関が認定した差替え用紙							
b. 置子媒体は全部で (電子媒体の種類、数を示す)。 配列表に関する補充欄に示すように、電子形式による配列表又は配列表に関連するテーブルを含む。 (実施細則第802号参照)							
4. この国際予備審査報告は、次の内容を含む。							
第 I 欄 国際予備審査報告の基礎 第 II 欄 優先権 第 III 欄 新規性、進歩性又は産業上の利用可能性についての国際予備審査報告の不作成 第 IV 欄 発明の単一性の欠如 第 V欄 P C T 35条(2)に規定する新規性、進歩性又は産業上の利用可能性についての見解、それを裏付 けるための文献及び説明							
第VI欄 ある種の引用文献 第VII欄 国際出願の不備 第VII欄 国際出願に対する意見							

国際予備審査の請求書を受理した日 19.08.2005	国際予備審査報告を作成した日 22.06.2006		
名称及びあて先	特許庁審査官 (権限のある職員)	5 N	8840
日本国特許庁 (I PEA/JP) 郵便番号100-8915	堀田 和義		
東京都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101 内線	R :	3585

第	I欄	報告の基礎						
1 一部に関し との又供家本和化は以下のものとせばし」と								
1.	. 言語に関し、この予備審査報告は以下のものを基礎とした。							
		出願時の言語による国際出願	またを動きしたとなっての同様は1時ので記された					
			語に翻訳された、この国際出願の翻訳文					
		国際調査 (PCT規則12.3(a)及び23.1(b)) 国際公開 (PCT規則12.4(a))						
		国際予備審査 (PCT規則55.2(a)又は55.3	(a)					
		C. C. L. S.	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\					
2.			€ (PCT14条)の規定に基づく命令に応答するために提出され					
	た差替え用紙は、この報告において「出願時」とし、この報告に添付していない。)							
		出願時の国際出願書類						
	georg							
	V	明細書						
		第 1-17 ページ、	出願時に提出されたもの					
		第 ページャ	出願時に提出されたもの 、 付けで国際予備審査機関が受理したもの、 付けで国際予備審査機関が受理したもの					
		第 ページ*	、 付けで国際予備審査機関が受理したもの					
	V	請求の範囲						
		第 項、	出願時に提出されたもの					
		第	:、PCT19条の規定に基づき補正されたもの 【					
		第1, 6, 11, 12 項	(19.08.2005) 付けで国際予備審査機関が受理したもの (大) 付けで国際予備審査機関が受理したもの					
	****		、					
	Y	図面	disconding the first of the second se					
		第 <u>1-10</u> ベージ/圏	出願時に提出されたもの					
		第 ページ/図*	出願時に提出されたもの 、 付けで国際予備審査機関が受理したもの 、 付けで国際予備審査機関が受理したもの					
	ş							
	T	配列表又は関連するテーブル 配列表に関する補充欄を参照すること。						
		,						
3.	V	補正により、下記の書類が削除された。						
		0000 mm / m da						
		明細書 第 講求の範囲 第 2,3,4,5	7 8 9 1 0 百					
		図面 第 <u>2, 0, 4, 0</u>	, 1, 0, 0, 10 / ページ/図					
		配列表(具体的に記載すること)						
		配列表に関連するテーブル (具体的に記載)	すること)					
4.		この報告は、補充欄に示したように、この報告						
			されなかったものとして作成した。 (PCT規則 70.2(c))					
		明細書 第	ページ					
		請求の範囲 第	ページ 項 ページ/図					
			ページ/図					
		配列表(具体的に記載すること)						
		: 配列衣に関連するアーノル(具体的に記載)	すること)					
* .	4. 1	に該当する場合、その用紙に "superseded" と記	入されることがある。					

第V欄 新規性、進歩性又は産業上の利用可能性についての法第 12 条 (PCT35 条(2)) に定める見解、 それを裏付ける文献及び説明					
1. 見解					
新規性(N)	請求の範囲 請求の範囲	1, 6, 11, 12	有 無		
進歩性(IS)	請求の範囲 請求の範囲	1, 6, 11, 12	有 無		
産業上の利用可能性(IA)	請求の範囲 請求の範囲	1, 6, 11, 12	有 無		

2. 文献及び説明 (PCT規則 70.7)

【請求の範囲1, 6, 11, 12】 請求の範囲1, 6, 11, 12に記載された発明は、国際調査報告で引用された文 献に対して進歩性を有する。

いずれの文献にも、複数のブロックに対して共通のビジー信号線を設け、ブロック においてアクセス又はリフレッシュが終了した時に、各々のブロックに設けた放電手段により前記共通のビジー信号線を放電することが記載されておらず、請求の範囲 1, 6, 11, 12に記載された発明は、これによってブロックの数だけビジー信号線を設けることなく、ブロックにおいてアクセス又はリフレッシュが終了したことを検出するといういずれの文献からも予測できぬ有利な効果を奏するものである。

請求の範囲

[1] (補正後) 複数のワード線を含み、複数のブロックに分割されたメモリセルアレイと、

リフレッシュを要求しかつリフレッシュアドレスを順次発生するリフレッシュ手 段と、

アクセスが要求されたときアクセスアドレスを選択し、前記リフレッシュが要求 されたときリフレッシュアドレスを選択するアドレス選択手段であって、 前記アク セスが要求されたとき前記アクセスアドレスを入力し、前記リフレッシュが要求さ れたとき前記リフレッシュアドレスを入力する入力手段と、前記ビジー信号が不活 性化されたとき前記入力されたアドレスを取り込んでラッチするラッチ手段とを含 む、アドレス選択手段と、

前記アドレス選択手段により選択されたアドレスに応答して前記ワード線を選択 するワード線選択手段と、

前記アドレス選択手段により選択されたアドレスに応答して前記プロックを選択 するプロック選択手段と、

前記プロック選択手段により選択されたブロックにおいて前記アクセス又は前記 リフレッシュが行われている間、前記アドレス選択手段によるアドレスの選択を停止させる選択停止手段であって、前記アクセス又は前記リフレッシュが要求された ときビジー信号を活性化し、前記ブロック選択手段により選択されたブロックにおいて前記アクセス又は前記リフレッシュが終了したとき前記ビジー信号を不活性化 するビジー信号発生手段を含む、選択停止手段とを備え、

前記ビジー信号発生手段は、

前記複数のブロックに共通に設けられたビジー信号線と、

前記アクセス又は前記リフレッシュが要求されたとき前記ビジー信号線を充電する充電手段と、

前記複数のブロックに対応して設けられ、各々が対応するブロックにおいて前記 アクセス又は前記リフレッシュが終了したとき前記ビジー信号線を放電する複数の 放電手段とを含むことを特徴とする半導体記憶装置。

[2] (削除)

[3] (削除)

[4] (削除)

[5] (削除)

[6] (補正後) 複数のワード線を含み、複数のプロックに分割されたメモリセルアレイと、前記複数 のプロックに共通に設けられたビジー信号線を備えた半導体記憶装置のリフレッシュ方法で あって、

リフレッシュを要求しかつリフレッシュアドレスを順次発生するステップと、

アクセスが要求されたときアクセスアドレスを選択し、前記リフレッシュが要求 されたときリフレッシュアドレスを選択するアドレス選択ステップと、

前記選択されたアドレスに応答して前記ワード線を選択するワード線選択ステップと、

前配選択されたアドレスに応答して前記ブロックを選択するステップと、

前記選択されたブロックにおいて前記アクセス又は前記リフレッシュが行われている間、前記アクセスアドレス及び前記リフレッシュアドレスの選択を停止する選択停止ステップとを備え、

前記選択停止ステップは、前記アクセス又は前記リフレッシュが要求されたとき ビジー信号を活性化し、前記選択されたブロックにおいて前記アクセス又は前記リ フレッシュが終了したとき前記ビジー信号を不活性化するビジー信号発生ステップ を含み、

前記アドレス選択ステップは、

前記アクセスが要求されたとき前記アクセスアドレスを入力するステップと、 前記リフレッシュが要求されたとき前記リフレッシュアドレスを入力するステップと、

前記ビジー信号が不活性化されたとき前記入力されたアドレスを取り込んでラッチするステップとを含み、

前記ピジー信号発生ステップは、

前記アクセス又は前記リフレッシュが要求されたとき前記ビジー信号線を充電するステップと、

前記選択されたプロックにおいて前記アクセス又は前記リフレッシュが終了した とき前記ビジー信号線を充電するステップとを含む、ことを特徴とする半導体記憶 装置のリフレッシュ方法。

[7] (削除)

- [8] (削除)
- [9] (削除)

[10] (削除)

[11] (追加) 複数のワード線を含み、複数のブロックに分割されたメモリセルアレイと、

リフレッシュを要求しかつリフレッシュアドレスを順次発生するリフレッシュ手 段と、

アクセスが要求されたときアクセスアドレスを選択し、前記リフレッシュが要求 されたときリフレッシュアドレスを選択するアドレス選択手段であって、前記アク セスが要求されたとき前記アクセスアドレスを入力し、前記リフレッシュが要求さ れたとき前記リフレッシュアドレスを入力する入力手段と、前記ビジー信号が不活 性化されたとき前記入力されたアドレスを取り込んでラッチするラッチ手段とを含 む、アドレス選択手段と、

前記アドレス選択手段により選択されたリフレッシュアドレスに応答して前記プロックごとに全てのワード線を連続的に選択するワード線選択手段と、

前記アドレス選択手段により選択されたアドレスに応答して前記ブロックを選択 するプロック選択手段と、

前記プロック選択手段により選択されたプロックにおいて前記アクセス又は前記 リフレッシュが行われている間、前記アドレス選択手段によるアドレスの選択を停 止させる選択停止手段であって、前記アクセス又は前記リフレッシュが要求された ときビジー信号を活性化し、前記プロック選択手段により選択されたプロックにお いて前記アクセス又は前記リフレッシュが終了したとき前記ビジー信号を不活性化 するビジー信号発生手段を含む、選択停止手段とを備え、

前記ビジー信号発生手段は、

前記複数のブロックに共通に設けられたビジー信号線と、

前記アクセス又は前記リフレッシュが要求されたとき前記ビジー信号線を充電する充電手段と、

前記複数のプロックに対応して設けられ、各々が対応するプロックにおいて前記 アクセス又は前記リフレッシュが終了したとき前記ビジー信号線を放電する複数の 放電手段とを含むことを特徴とする半導体記憶装置。

[12] (追加) 複数のワード線を含み、複数のプロックに分割されたメモリセルアレイと、前記複数のプロックに共通に設けられたビジー信号線を備えた半導体配憶装置のリフレッシュ方法であって、

リフレッシュを要求しかつリフレッシュアドレスを順次発生するステップと、

アクセスが要求されたときアクセスアドレスを選択し、前記リフレッシュが要求 されたときリフレッシュアドレスを選択するアドレス選択ステップと、 前記選択されたアドレスに応答して前記ワード線を選択するワード線選択ステップと、

前記選択されたリフレッシュアドレスに応答して前記プロックごとに全てのワード線を連続的に選択するステップと、

前記選択されたブロックにおいて前記アクセス又は前記リフレッシュが行われている間、前記アクセスアドレス及び前記リフレッシュアドレスの選択を停止する選択停止ステップとを備え、

前記選択停止ステップは、前記アクセス又は前記リフレッシュが要求されたとき ビジー信号を活性化し、前記選択されたブロックにおいて前記アクセス又は前記リ フレッシュが終了したとき前記ビジー信号を不活性化するビジー信号発生ステップ を含み、

前記アドレス選択ステップは、

前記アクセスが要求されたとき前記アクセスアドレスを入力するステップと、 前記リフレッシュが要求されたとき前記リフレッシュアドレスを入力するステップと、

前記ビジー信号が不活性化されたとき前記入力されたアドレスを取り込んでラッチするステップとを含み、

前記ビジー信号発生ステップは、

前記アクセス又は前記リフレッシュが要求されたとき前記ビジー信号線を充電するステップと、

前記選択されたプロックにおいて前記アクセス又は前記リフレッシュが終了した とき前記ビジー信号線を充電するステップとを含む、ことを特徴とする半導体記憶 装置のリフレッシュ方法。